Offene Arbeiten und Hiwi-Stellen

Bachelor-Arbeiten

+
Entwurf eines Frameworks für neuronale Netze
Java Software Anspruchsvoll
Ansprechpartner: Dennis Wolf,  Frühester Beginn: sofort
+
Routingverfahren für den Datentransport zwischen PEs mit Berücksichtigung belegter Ressourcen
Java Software Theoretisch
Ansprechpartner: Tajas Ruschke,  Frühester Beginn: sofort
+
Erweiterung des AMIDAR-Simulators um Multithreading
Java Software
Ansprechpartner: Alexander Schwarz,  Frühester Beginn: ab sofort
+
Implementierung einer GUI zur Parallelisierung von SpartanMC Many-Core Systemen
Java Software
Ansprechpartner: Kris Heid,  Frühester Beginn: sofort
+
Modulextraktion aus kompletten Designs in RapidSoC
Java Verilog Hardware Software Praktisch
Ansprechpartner: Jakob Wenzel,  Frühester Beginn: sofort
+
Optimierte Aufteilung in mehrere Blockrams für SpartanMC
Java Verilog Hardware Software Praktisch
Ansprechpartner: Ramon Wirsch,  Frühester Beginn: sofort

Master-Arbeiten

+
Automatische Detektion des längsten Pfades beliebiger CGRAs *auch als Bachelor*
Java Verilog Software
Ansprechpartner: Dennis Wolf,  Frühester Beginn: sofort
+
Automatisierte Graphanalyse zur Bestimmung des Optimierungspotentials durch erweiterte Operationen
Java Software Theoretisch
Ansprechpartner: Tajas Ruschke,  Frühester Beginn: sofort
+
Entwurf eines Tools zum Vergleich von CGRA Kompositionen
Java Software
Ansprechpartner: Dennis Wolf,  Frühester Beginn: sofort
+
Optimierung der CGRA Operatorbilbliothek
Java Verilog Hardware
Ansprechpartner: Dennis Wolf,  Frühester Beginn: sofort
+
Rückwärtsscheduling zur vereinfachten Lösung des Verbindungsproblems
Java Software Theoretisch Englisch Deutsch
Ansprechpartner: Tajas Ruschke,  Frühester Beginn: sofort
+
Effiziente Modellierung eines Graphenmatchings als Erfüllbarkeitsproblem
Java Software Theoretisch
Ansprechpartner: Philip Gottschling,  Frühester Beginn: sofort
+
Matching von Datenflussgraphen mit Hilfe von ILP
Java Software Theoretisch
Ansprechpartner: Philip Gottschling,  Frühester Beginn: sofort
+
Entwicklung eines Transpilers für den neuen AMIDAR Instruktionssatz
Java Software Praktisch
Ansprechpartner: Alexander Schwarz,  Frühester Beginn: sofort
+
Many-Core VP8 Videodecoder
C/C++ Verilog Software
Ansprechpartner: Kris Heid,  Frühester Beginn: sofort
+
Nutzung von GCC-Transformationen zur verbesserten automatischen Generierung von HW-Beschleunigern
C/C++ Verilog Software Praktisch
Ansprechpartner: Johanna Rohde,  Frühester Beginn: sofort

Projektseminare Bachelor

+
Verbesserung des SpartanMC Cachesystems durch Distributed RAM
Verilog Hardware Praktisch
Ansprechpartner: Johanna Rohde,  Frühester Beginn: sofort
+
Vergleich verschiedener Aliasing Algorithmen in High Level Synthesis Tools
C/C++ Software
Ansprechpartner: Johanna Rohde,  Frühester Beginn: sofort

Projektseminare Master

+
Implementierung einer Mehrwegespekulation zur Automatischen Generierung von Hardwarebeschleunigern
C/C++ Software Praktisch
Ansprechpartner: Johanna Rohde,  Frühester Beginn: sofort

Hiwi-Job

  • Leider ist in dieser Kategorie im Moment nichts verfügbar

Informationen zu Projektseminaren

Die hier aufgeführten Projektseminare werden nur an Studenten vergeben, die NICHT Datentechnik (B.Sc. ETiT) vertiefen. Studenten mit der Vertiefungsrichtung Datentechnik absolvieren das Projektseminar im Zusammenhang mit der Bachelorarbeit und werden daher gesondert behandelt.

Legende

Gute Kenntnisse in C erforderlich
Gute Kenntnisse in Java erforderlich
Gute Kenntnisse in Verilog erforderlich
Gute Kenntnisse in VHDL erforderlich
Hardwareorientierte Arbeit
Softwareorientierte Arbeit
Praktische Arbeit
Theoretische Arbeit
In Englisch verfasste Arbeit wünschenswert
In Deutsch verfasste Arbeit wünschenswert
Zusätzliche HW/SW erforderlich
Anspruchsvolle Arbeit
Drucken | Impressum | Datenschutzerklärung | Sitemap | Suche | Kontakt
Zum SeitenanfangZum Seitenanfang