Bachelor-Arbeiten
Betreuer*in: David Scheunert
Frühester Beginn: im Anschluss an Projektseminar
Am Fachgebiet Rechnersysteme wird ein SoC-Kit rund um den SpartanMC Soft-Core entwickelt. Dieser ist ein speziell für die Verwendung in FPGAs entwickelter CPU-Core. Aufgrund dieser Zielplattform nutzt der SpartanMC eine Befehls- und Datenbreite von 18 Bit, welche die Strukturen aktueller FPGAs optimal ausnutzt.
In einem vorhergehenden Projektseminar werden das SpartanMC SoC-Kit und der Softcore Prozessor auf die Toolchain des chinesischen FPGA Herstellers Gowin portiert. Aufbauend auf dieser Arbeit soll nun die korrekte Funktion der Portierung durch den Aufbau eines Demonstrators nachgewiesen werden. Als Grundlage für den Demonstrator soll das Spiel "Whack-A-Mole" (Video) dienen.
Für den Demonstrator sollen in der Arbeit Steuerungsplatine, mechanischer Aufbau (inklusive Modellierung und 3D-Druck) und Software für den SpartanMC entwickelt und aufgebaut werden.
Das Thema wird nur in Zusammenhang mit dem vorhergehenden Projektseminar vergeben. Details zum Projektseminar finden sich hier.
Betreuer*in: Christoph Flothow
Frühester Beginn: sofort
Ein wichtiger Schritt der Logiksynthese ist das sogenannte Technology Mapping, bei dem die gewünschte Funktionalität - in Form einer Booleschen Beschreibung vorliegend - auf die Elemente der Zieltechnologie abgebildet wird. Bei FPGAs sind diese die Lookup Tables (LUTs).
Es existieren diverse Verfahren, um das Technology Mapping durchzuführen. Viele dieser Verfahren basieren darauf, die gewünschte Funktionalität zuerst als ein Boolesches Netzwerk darzustellen, und dann auf diesem Netzwerk Cuts so zu machen, dass die entstehenden Subgraphen jeweils mit einer einzelnen LUT implementiert werden können. Ein Vorteil dieser Verfahren ist, dass sie auch bei größeren und komplexeren Funktionen angewendet werden können, die für viele andere Herangehensweisen nicht mehr handhabbar sind. Allerdings hängt die Qualität des Ergebnisses sehr stark von dem initialen Netzwerk ab und jede Funktion kann auf beliebig viele verschiedene Boolesche Netzwerke abgebildet werden.
Ziel dieser Arbeit ist es, ein simples Technology Mapping Verfahren zu implementieren, dass direkt auf die Wahrheitstabelle einer Funktion angewendet werden kann. So kann garantiert werden, dass die Tiefe und die benötigte Anzahl der LUTs der finalen Lösung unter bestimmten Schranken bleiben. Die Korrektheit der Implementierung soll dann anhand mehrerer Benchmarks nachgewiesen werden.
Bei Bedarf kann auch ein Projektseminar vor der eigentlichen Arbeit angeboten werden.
Projektseminare Bachelor
Betreuer*in: David Scheunert
Frühester Beginn: sofort
Am Fachgebiet Rechnersysteme wird ein SoC-Kit rund um den SpartanMC Soft-Core entwickelt. Dieser ist ein speziell für die Verwendung in FPGAs entwickelter CPU-Core. Aufgrund dieser Zielplattform nutzt der SpartanMC eine Befehls- und Datenbreite von 18 Bit, welche die Strukturen aktueller FPGAs optimal ausnutzt.
Für den SpartanMC werden die Toolchains verschiedener FPGA-Hersteller, unter anderem von Xilinx/AMD und Altera/Intel, unterstützt. Der chinesische Hersteller Gowin stellt kompakte und günstige FPGAs her, die gut für die Anwendung in eingebetteten Anwendungen geeignet sind. Die verfügbaren Primitive in Gowin-FPGAs unterscheiden sich jedoch von denen, die etwa in Xilinx-FPGAs anzutreffen sind.
Ziel dieses Projektseminars ist es, das SoC-Kit und den SpartanMC Soft-Core auf FPGAs der LittleBee-Familie des Herstellers Gowin zu portieren. Dazu soll zunächst der SpartanMC Soft-Core zur Nutzung der Gowin-Primitive angepasst und anschließend die Unterstützung für die Gowin-EDA Toolchain in das SoC-Kit integriert werden.
Aufbauend auf diesem Projektseminar soll innerhalb einer Bachelorarbeit die korrekte Funktion der Portierung durch den Aufbau eines Demonstrators nachgewiesen werden. Details dazu finden sich hier. Das Projektseminar wird nur in Zusammenhang mit der Bachelorarbeit vergeben.Generelle Hinweise
Es werden grundsätzlich keine Arbeiten angeboten, für die ausschließlich Kenntnisse in der Programmiersprache Python eine ausreichende Grundlage an Programmiererfahrung darstellen.
Wenn Sie eines der Themen interessiert, es sich aber um die falsche Art der Arbeit handelt, können Sie trotzdem Kontakt mit dem/der Betreuer/in aufnehmen. Möglicherweise kann die Arbeit Ihren Bedürfnissen angepasst werden oder es findet sich ein ähnliches Thema.
Die hier aufgeführten Bachelor-Projektseminare werden nur an Studierende vergeben, die nicht Datentechnik (B.Sc. ETiT) vertiefen. Projektseminare werden häufig in einem ähnlichen Themenbereich wie die anschließende Bachelor-Arbeit absolviert. Daher können Sie bei der Suche nach einem Projektseminar auch nach den Themen für Bachelor-Arbeiten schauen.
