2024

Bachelor-Arbeiten

Student*in: Stefan Reichel
Betreuer*in: Tobias Schwarz
Zeitraum: 02.11.2023 - 25.01.2024

In FPGAs werden zur Speicherung der Konfigurationsdaten SRAM-Speicherzellen verwendet. Diese stellen einen flüchtigen Speicher dar, verlieren also bei Unterbrechung der Spannungsversorgung ihre Information. Deswegen wird an Non-Volatile (NV)-FPGAs geforscht, die nicht-flüchtigen Konfigurationsspeicher besitzen. Eine Möglichkeit, diese zu implementieren, stellen Speicherzellen aus Memristoren dar.

Memristoren sind passive Bauelemente, deren Widerstandswert von der Vorgeschichte des hindurchgeflossenen Stromes abhängt. Aufgrund der additiven Fertigung von Memristor-basierten Speichern ist davon auszugehen, dass ein gewisser Anteil der Speicherzellen defektbehaftet ist. Diese potentiellen Defekte müssen in Architekturentwurf für NV-FPGAs berücksichtigt werden.

Ziel dieser Arbeit ist es, eine alternative Architektur für die Switchbox-Elemente im Routing-Netzwerk von FPGAs zu entwickeln. Gegenüber der traditionellen Architektur soll diese eine verbesserte Toleranz gegenüber defekten Zellen des Konfigurationsspeichers aufweisen.

Student*in: Sebastian Engel
Betreuer*in: Jonas Gehrunger
Zeitraum: 05.02.2024 - 05.08.2024

Am Fachgebiet Rechnersysteme wird im Rahmen des (EES)²-Projektes die Hardware-Beschleunigung der Schaltungssimulation von Memristoren mithilfe der Software SPICE untersucht. Dabei sollen neben dem aus der Schaltung abgeleiteten Gleichungssystem Modelle der Schaltungselemente in einem Hardwarebeschleuniger parallelisiert ausgewertet werden.

Für das Lösen des linearen Gleichungssystems innerhalb einer Iteration sowie für die Linearisierung der Modelle wurde je in einer vorangehenden Arbeit bereits ein Beschleuniger implementiert. Für die bessere Verwendbarkeit der Hardware soll nun die Integration in die SPICE-Anwendung, die auf dem Host-PC läuft, vollzogen werden. Dafür müssen sowohl die Eingabedaten der Simulation an den Beschleuniger übertragen, als auch die berechneten Ergebnisse wieder in SPICE zurückgeführt werden, damit dort eine Auswertung möglich ist.

In dieser Arbeit soll der Austausch von Daten zwischen ngspice auf dem Host-PC und dem in der Hardwarebeschreibungssprache Chisel auf dem FPGA implementierten Beschleuniger realisiert werden.

Student*in: Jan Osterwisch
Betreuer*in: Christoph Flothow
Zeitraum: 01.03.2024 - 29.08.2024

Eines der Forschungsgebiete des Fachgebiets Rechnersysteme ist die Logiksynthese für Field Programmable Gate Arrays (FPGAs). Ein wichtiger Schritt dabei ist das sogenannte Technology Mapping, bei dem die gewünschte Funktionalität - in Form einer Booleschen Beschreibung vorliegend - auf die Look-up Tables (LUTs) des FPGAs abgebildet wird.

Aktuell wird ein Technology Mapping Verfahren entwickelt, welches auf Binary Decision Diagrams (BDDs) basiert. Diese werden aus der Eingabedatei generiert, wobei aktuell durch das wiederholte Einsetzen von Funktionen genau ein BDD pro Ausgangsfunktion erstellt wird. Dies hat zur Folge, dass bei komplexeren Entwürfen mit steigender Anzahl an Variablen pro Ausgangsfunktion die Verarbeitungszeit dramatisch steigt und die Ergebnisqualität sinkt. Entsprechend wird ein neuer Ansatz versucht, bei dem die Anzahl an generierten BDDs an die Komplexität der jeweiligen Funktion angepasst wird. Das Ziel dieser Bachelorarbeit ist das Optimieren und Erweitern der BDD-Bibliothek, um das Mappen von komplexeren Entwürfen zu ermöglichen.

Student*in: Namik Eren
Betreuer*in: David Scheunert
Zeitraum: 24.06.2024 - 25.11.2024

In Kooperation mit dem Fachgebiet Selbstorganisierende Systeme soll die Crazyflie-Drohne um eine neue Kommunikationsschnittstelle erweitert werden. Aus diesem Grund soll die bisherige Kommunikationsfertigkeit untersucht werden, um die Qualität der neuen Kommunikationsschnittstelle zu bewerten. Es sollen verschiedene Szenarien der Kommunikation betrachtet und ausgewertet werden. Zum einen soll die einfache eins-zu-eins-Kommunikation über verschiedene Distanzen evaluiert werden. Weiterhin soll auch ein Szenario betrachtet werden, bei dem eine oder mehrere Drohnen als Relais dienen, die die empfangenen Signale nur weiterleiten. Abschließend soll auch eine Betrachtung über den Energieverbrauch der Drohne durchgeführt werden.

Master-Arbeiten

Student*in: Jian Jiang
Betreuer*in: Jonas Gehrunger
Zeitraum: 11.12.2023 - 10.06.2024

Am Fachgebiet Rechnersysteme wird im Rahmen des (EES)²-Projektes die hardwarebeschleunigte Schaltungssimulation von Memristoren mithilfe der Software SPICE untersucht. Dabei werden Modelle der Schaltungselemente in einem Hardwarebeschleuniger parallelisiert ausgewertet und das resultierende Gleichungssystem gelöst. Ein Engpass der Simulation ist das Erzeugen des Gleichungssystems, da hierbei eine große Anzahl von Speicherzugriffen durchgeführt wird.

Eine Möglichkeit, das Volumen der Speicherzugriffe zu reduzieren und die Anzahl der Speicherabhängigkeiten bei der Modellauswertung zu minimieren besteht darin, die Berechnung der Werte von der Addition auf Matrixeinträge zu trennen. Dies würde den Modelleinheiten ermöglichen, ihre Beiträge zu einem Eintrag und die Addresse des Eintrags zurückzugeben statt den vollen Wert jedes Matrixeintrages zu bestimmen. Eine Herausforderung bei diesem Ansatz ist, dass das Lesen aus dem Speicher, die Durchführung einer Floating-Point Addition und das Zurückschreiben des Ergebnisses mehrere Takte in Anspruch nimmt und mögliche überlappende Zugriffe berücksichtigt werden müssen.

In dieser Arbeit soll ein Cache-inspirierter Matrix-Akkumulator implementiert werden. Er soll die von den Modelleinheiten zurückgegebenen Beiträge zu den Matrixeinträgen sammeln und zusammenfassen, bevor sie mit einer möglichst kleinen Gesamtzahl an Speicherzugriffen zurückgeschrieben werden.

Projektseminare Bachelor

Student*in: Laurenz Lemke
Betreuer*in: David Scheunert
Zeitraum: 15.04.2024 - 15.08.2024

Im Bereich der Entwicklung von Steuergeräten und eingebetteten Systemen hat sich seit einigen Jahren die Methodik "Hardware-in-the-loop" etabliert. Dabei wird ein Steuergerät nicht mit dem realen System verbunden, welches es kontrollieren soll, sondern mit einer Simulation dieses Systems. Diese Methodik lässt sich auch auf komplexe Regelungssysteme im wissenschaftlichen Bereich übertragen. So ist es denkbar, die Strahlregelung eines Cyclotrons nicht am realen Cyclotron auszutesten und zu entwickeln, sondern stattdessen ein Modell eines Strahls zu rechnen und somit die Strahlreaktion auf die Regelungseingriffe nur zu simulieren.

Am Fachgebiet Rechnersysteme wird seit mehreren Jahren an Coarse Grained Reconfigurable Arrays (CGRA) als Rechenbeschleuniger geforscht. Dabei wurde in einem vorhergehenden Projekt auch schon ein physikalisches Modell in einem industriellen Umfeld in Echtzeit simuliert. CGRAs haben also bereits bewiesen, dass sie für den Einsatz in Echtzeitsystemen gut geeignet sind. Es bietet sich daher an, die Strahlsimulation ebenfalls mithilfe von CGRAs zu realisieren. Dies wurde im Rahmen einer vorhergehenden Arbeit umgesetzt und die Implementation am realen Strahlregelungssystem getestet.

Im Rahmen dieses Projektseminars soll die Stabilität der Verarbeitung der Eingangssignale des Simulators verbessert werden. Dazu soll zunächst das Fehlerbild untersucht werden, dass zum Aufschwingen der Simulation führt. Anschließend soll die Verarbeitung der Eingangssignale angepasst werden, um etwa Nullstellen und Umlaufzeiten des Eingangssignals zuverlässig zu erkennen und interpolierte Fließkommazeitpunkte zu liefern.

In einer weiterführenden Bachelorarbeit soll dann das Modell des Simulators angepasst werden, um die interpolierten und genaueren Messwerte ideal nutzen zu können.

Logo des Fachgebiets