M.Sc. Ramon Wirsch

+49 6151 16-21154
fax +49 6151 16-21159
S3|06 307
Merckstraße 25
64283 Darmstadt
Lehrveranstaltungen
Forschungsthemen
- Disassemblierung von nativen Programmen
- Optimieren von Programmen für CGRAs (Hardwarebeschleuniger)
- Takt-Level Simulation von Prozessoren und Hardwarebeschleunigern
Offene Arbeiten
Betreuer*in: Ramon Wirsch
Frühester Beginn: sofort
Typ: Bachelor-Arbeiten
Am Fachgebiet Rechnersysteme werden Hardwarebeschleuniger für eine Reihe von Architekturen entwickelt, unter anderem für die RISC-V Architektur. Hierzu sollen reguläre Programme zur Laufzeit analysiert und partiell mit dem Hardwarebeschleuniger ausgeführt werden können, ohne dass sie vorher dafür angepasst werden müssen.
Um die Korrektheit des beschleunigten Systems zu zeigen, verfügen wir über User-Space-Simulatoren, die zwar Anwendungen simulieren können, aber Aufrufe des Betriebsystems abfangen und selbst umsetzen.
Um mehr und realistischere Anwendungen mit dem Simulator betrachten zu können, soll dieser an verschiedenen Stellen erweitert werden. Zum einen sollen libC Aufrufe für File-IO unterstützt werden. Mit ihnen können aus dem Simulations Programm Dateien geöffnet und geschrieben werden, was das Testen und Vergleichen mit anderen Simulatoren und die Handhabung stark verbessert. Weiterhin soll der Simulator auch erweitert werden, um für Linux kompilierte Executables zu unterstützen. Dies erfordert die korrekte Initialisierung von Speicherbereichen, die bisher vollständig umgangen werden.
Der Simulator verfügt bereits über die Fähigkeit Funktionsaufrufe abzufangen und nutzt dies auch für die teilweise Unterstützung von Funktionen wie printf und malloc. Die im Rahmen dieser Arbeit umgesetzten Implementierungen sollen möglichst generisch sein, so dass sie später auch in Simulatoren für andere Architekturen verwendet werden können, die noch in Arbeit sind.
Veröffentlichungen
Kris Heid ; Ramon Wirsch ; Christian Hochberger (2016):
Automated Inference of SoC Configuration through Firmware Source Code Analysis.
In: Proceedings of FSP 2016; Third International Workshop on FPGAs for Software Programmers, S. 48-56,
[Online: http://ieeexplore.ieee.org/document/7584280/],
[Konferenzveröffentlichung]