Alexander Schwarz

M.Sc. Alexander Schwarz

+49 6151 16-21153
fax +49 6151 16-21159

S3|06 358
Merckstraße 25
64283 Darmstadt

Lehrveranstaltungen

Forschungsthemen

  • AMIDAR-basierte Java-Prozessoren
  • Datenflussarchitekturen

Offene Arbeiten

Betreuer*in: Alexander Schwarz
Frühester Beginn: sofort
Typ: Projektseminare Master

Derzeit wird am Fachgebiet Rechnersysteme an AMIDAR-Prozessoren geforscht, die aus mehreren unabhängigen Funktionseinheiten aufgebaut sind und verschiedene Möglichkeiten der Rekonfiguration bereitstellen. Bisher lag der Fokus auf Ausführung von Java Bytecode, jedoch eignet sich das Grundprinzip für verschiedenste Instruktionssätze.

Nun wird die Idee verfolgt, eine speziell auf das AMIDAR-Konzept zugeschnittene Instruction Set Architecture (ISA) zu entwickeln, die einige Gedanken von Datenflussarchitekturen aufgreift. Für diesen Instruktionssatz wurde bereits ein Code Converter entwickelt, der ausgehend von Java Class Files Code erzeugt. Dieser kann anschließend in einer Simulation ausgeführt werden. Dabei ist zu beachten, dass der Java Bytecode in der Regel nicht optimiert wurde.

Der Code Converter nutzt als Zwischendarstellung eine Static Single Assignment (SSA) Form, die den Darstellungen anderer Compiler sehr ähnlich ist. Daher können hier klassische Compiler Optimierungen wie Method Inlining oder Partial Redundancy Elimination angewandt werden. Die Implementierungen einiger Optimierungen stehen bereits zur Verfügung. Im Rahmen dieser Arbeit sollen zunächst die bestehenden Optimierungen getestet werden. Anschließend sollen diese ggf. verbessert und durch weitere ergänzt werden.

Für diese Arbeit sind Kenntnisse des Compilerbaus von Vorteil.

Betreuer*in: Alexander Schwarz
Frühester Beginn: sofort
Typ: Bachelor-Arbeiten

Derzeit wird am Fachgebiet Rechnersysteme an AMIDAR-Prozessoren geforscht, die aus mehreren unabhängigen Funktionseinheiten aufgebaut sind und verschiedene Möglichkeiten der Rekonfiguration bereitstellen. Bisher lag der Fokus auf Ausführung von Java Bytecode, jedoch eignet sich das Grundprinzip für verschiedenste Instruktionssätze.

Nun wird die Idee verfolgt, eine speziell auf das AMIDAR-Konzept zugeschnittene Instruction Set Architecture (ISA) zu entwickeln, die einige Gedanken von Datenflussarchitekturen aufgreift. Für diesen Instruktionssatz wurde bereits ein Code Converter entwickelt, der ausgehend von Java Class Files Code erzeugt. Dieser kann anschließend in einer Simulation ausgeführt werden. Dabei ist zu beachten, dass der Java Bytecode in der Regel nicht optimiert wurde.

Der Code Converter nutzt als Zwischendarstellung eine Static Single Assignment (SSA) Form, die den Darstellungen anderer Compiler sehr ähnlich ist. Daher können hier klassische Compiler Optimierungen wie Method Inlining oder Partial Redundancy Elimination angewandt werden. Die Implementierungen einiger Optimierungen stehen bereits zur Verfügung. Im Rahmen dieser Arbeit sollen zunächst die bestehenden Optimierungen getestet werden. Anschließend sollen diese ggf. verbessert und durch weitere ergänzt werden.

Für diese Arbeit sind Kenntnisse des Compilerbaus von Vorteil.

Betreuer*in: Alexander Schwarz
Frühester Beginn: sofort
Typ: Master-Arbeiten

Derzeit wird am Fachgebiet Rechnersysteme an AMIDAR-Prozessoren geforscht, die aus mehreren unabhängigen Funktionseinheiten aufgebaut sind und verschiedene Möglichkeiten der Rekonfiguration bereitstellen. Bisher lag der Fokus auf Ausführung von Java Bytecode, jedoch eignet sich das Grundprinzip für verschiedenste Instruktionssätze.

Nun wird die Idee verfolgt, eine speziell auf das AMIDAR-Konzept zugeschnittene Instruction Set Architecture (ISA) zu entwickeln, die einige Gedanken von Datenflussarchitekturen aufgreift. Für diesen Instruktionssatz wurde bereits ein Code Converter entwickelt, der ausgehend von Java Class Files auf dem Prozessor ausführbaren Code erzeugt. Darüber hinaus wurde ein Prozessor mit dieser neuen ISA auf einem FPGA implementiert. Diesem fehlen jedoch noch Mechanismen, um die auf dem FPGA ausgeführten Java-Programme interaktiv debuggen zu können.

Im Rahmen dieser Arbeit sollen diese Mechanismen hinzugefügt werden. Dafür sind zum einen Anpassungen an der Hardware erforderlich. Zum anderen muss die auf dem Entwicklungsrechner laufende Debugger-Software entwickelt werden. Hierbei können Teile des Debuggers für Bytecode-AMIDAR-Prozessoren wieder verwendet werden.

Betreuer*in: Alexander Schwarz
Frühester Beginn: sofort
Typ: Bachelor-Arbeiten

Derzeit wird am Fachgebiet Rechnersysteme an AMIDAR-Prozessoren geforscht, die aus mehreren unabhängigen Funktionseinheiten (FUs) aufgebaut sind und verschiedene Möglichkeiten der Rekonfiguration bereitstellen. Bisher lag der Fokus auf Ausführung von Java Bytecode, jedoch eignet sich das Grundprinzip für verschiedenste Instruktionssätze.

Nun wird die Idee verfolgt, eine speziell auf das AMIDAR-Konzept zugeschnittene Instruction Set Architecture (ISA) zu entwickeln, die einige Gedanken von Datenflussarchitekturen aufgreift. Für diesen Instruktionssatz wurde bereits ein funktionierender Prozessor auf einem FPGA implementiert.

Speziell für die FU, die den Java-Heap implementiert, bieten sich noch einige Verbesserungsmöglichkeiten, die im Rahmen dieser Arbeit umgesetzt werden sollen. Zum einen ist dies ein durch die Software nutzbarer, performanter Mechanismus zum Kopieren von Objekten und Arrays. Zum anderen ist dies die Unterstützung echter Byte- und Short-Arrays, die derzeit noch durch Integer-Arrays umgesetzt werden.

Veröffentlichungen

Changgong Li ; Alexander Schwarz ; Christian Hochberger (2016):
A readback based general debugging framework for soft-core processors.
In: IEEE 34th International Conference on Computer Design (ICCD 2016), S. 568-575,
[Online: http://dx.doi.org/10.1109/ICCD.2016.7753342],
[Konferenzveröffentlichung]