Laufende Arbeiten und Hiwi-Stellen

Bachelor-Arbeiten

+
Bibliothek basierte Schätzung von CGRA Synthese Eigenschaften
Java Verilog Hardware Software
Bearbeiter: Simon Gütthoff, Betreuer: Dennis Wolf, Zeitraum: 03.04.2017-01.01.2018
+
Entwurf eines Frameworks für neuronale Netze
Java Software Anspruchsvoll
Bearbeiter: Peter Schwaab, Betreuer: Dennis Wolf, Zeitraum: 12.06.2017-31.12.2017
+
Routingverfahren für den Datentransport zwischen PEs mit Berücksichtigung belegter Ressourcen
Java Software Theoretisch
Bearbeiter: Ivan Rubinskii, Betreuer: Tajas Ruschke, Zeitraum: 01.12.2016-30.07.2017
+
Anpassung des AMIDAR Eclipse Plugins an den neuen Simulator
Java Theoretisch
Bearbeiter: Simon Vetter, Betreuer: Lukas Jung, Zeitraum: 25.09.2017-25.12.2017
+
Erweiterung des AMIDAR-Java-Prozessors von Java 1.4 auf Java 8
Java Software Theoretisch
Bearbeiter: Michael Meister, Betreuer: Lukas Jung, Zeitraum: 15.09.2017-15.12.2017
+
Erweiterung des AMIDAR-Simulators um Multithreading
Java Software
Bearbeiter: Haiyu Li, Betreuer: Alexander Schwarz, Zeitraum: 06.11.2017-05.04.2018
+
Vergleich der Hardware Synthese von AMIDAR mit DySER
C/C++ Java Software
Bearbeiter: Evrard Simo, Betreuer: Lukas Jung, Zeitraum: 23.10.2017-23.01.2018
+
Abschätzung der maximalen Frequenz von SpartanMC Many-Core Systemen
Java Hardware
Bearbeiter: Ho Thanh Tu Nguyen, Betreuer: Kris Heid, Zeitraum: 13.11.2017-13.04.2018
+
Anbindung eines USB-3.0-FTDI-FIFO-Chips an den SpartanMC zur schnellen Datenübertragung
C/C++ Java Verilog Hardware Software Praktisch
Bearbeiter: Isabelle Bacher, Betreuer: Philip Gottschling, Zeitraum: 04.09.2017-19.01.2018
+
Implementierung einer GUI zur Parallelisierung von SpartanMC Many-Core Systemen
Java Software
Bearbeiter: Dimitri Haas, Betreuer: Kris Heid, Zeitraum: 01.09.2017-01.12.2017
+
Integration von Microblaze Peripherie in JConfig
Java Verilog Hardware
Bearbeiter: Lukas Schild, Betreuer: Kris Heid, Zeitraum: 01.05.2017-01.02.2018
+
JTAG-Tunnel für serielle Verbindungen
Verilog Hardware Software Praktisch
Bearbeiter: Heiko Schüßler, Betreuer: Jakob Wenzel, Zeitraum: 01.04.2018-01.07.2018
+
Verbesserung der automatischen Parallelisierung in µStreams
Java
Bearbeiter: Jonas Diegelmann, Betreuer: Kris Heid, Zeitraum: 06.11.2017-06.04.2018

Master-Arbeiten

+
Implementierung eines optimierenden Graphgenerators mit schleifenübergreifenden Abhängigkeiten in Feldern
Java Software
Bearbeiter: Sebastian Focke, Betreuer: Tajas Ruschke, Zeitraum: 06.02.2017-07.08.2017
+
Many-Core VP8 Videodecoder
C/C++ Verilog Software
Bearbeiter: Hermann Reichert, Betreuer: Kris Heid, Zeitraum: 01.05.2017-01.01.2018

Projektseminare

+
Variablenplatzierung in den PEs eines CGRAs
Java Software
Bearbeiter: Julian Clemens, Betreuer: Tajas Ruschke, Zeitraum: 01.09.2017-01.03.2018
+
Untersuchung alternativer FU-Synchronisationsmechanismen
Java Software Theoretisch Anspruchsvoll
Bearbeiter: Philipp Müller, Betreuer: Alexander Schwarz, Zeitraum: 30.10.2017-28.02.2018
+
Implementierung einer Loop Unrolling Transformation für HLS auf Basis des GCC
C/C++ Verilog Software Praktisch
Bearbeiter: Ali Al Hannawi, Betreuer: Johanna Rohde, Zeitraum: 14.10.2017-14.03.2018

Hiwi-Job

+
Multilevel Simulation von Regelungtechnik-Anwendungen auf CGRAs
Java Verilog Hardware Software Praktisch Laborarbeit
Bearbeiter: Julian Käuser und Simon Gütthoff, Betreuer: Dennis Wolf und Tajas Ruschke, Zeitraum: 01.09.2017-28.02.2018

Legende

Gute Kenntnisse in C erforderlich
Gute Kenntnisse in Java erforderlich
Gute Kenntnisse in Verilog erforderlich
Gute Kenntnisse in VHDL erforderlich
Hardwareorientierte Arbeit
Softwareorientierte Arbeit
Praktische Arbeit
Theoretische Arbeit
In Englisch verfasste Arbeit wünschenswert
In Deutsch verfasste Arbeit wünschenswert
Zusätzliche HW/SW erforderlich
Anspruchsvolle Arbeit
Drucken | Impressum | Sitemap | Suche | Kontakt
Zum SeitenanfangZum Seitenanfang