Laufende Arbeiten und Hiwi-Stellen

Bachelor-Arbeiten

+
Entwurf eines Frameworks für neuronale Netze
Java Software Anspruchsvoll
Bearbeiter: Daniel Diener , Betreuer: Dennis Wolf, Zeitraum: 18.10.2018-30.09.2019
+
Untersuchung alternativer FU-Synchronisationsmechanismen
Java Software Theoretisch Anspruchsvoll
Bearbeiter: Philipp Müller, Betreuer: Alexander Schwarz, Zeitraum: 30.10.2017-28.02.2018
+
Vergleich der Hardware Synthese von AMIDAR mit DySER
C/C++ Java Software
Bearbeiter: Evrard Simo, Betreuer: Lukas Jung, Zeitraum: 01.05.2018-31.07.2018
+
Abschätzung der maximalen Frequenz von SpartanMC Many-Core Systemen
Java Hardware
Bearbeiter: Ho Thanh Tu Nguyen, Betreuer: Kris Heid, Zeitraum: 13.11.2017-13.04.2018
+
Integration von Microblaze Peripherie in JConfig
Java Verilog Hardware
Bearbeiter: Lukas Schild, Betreuer: Kris Heid, Zeitraum: 01.05.2017-01.02.2018
+
JTAG-Tunnel für serielle Verbindungen
Verilog Hardware Software Praktisch
Bearbeiter: Heiko Schüßler, Betreuer: Jakob Wenzel, Zeitraum: 22.06.2018-22.11.2018
+
Optimierte Aufteilung in mehrere Blockrams für SpartanMC
Java Verilog Hardware Software Praktisch
Bearbeiter: Uzay Yavuz, Betreuer: Ramon Wirsch, Zeitraum: 31.10.2018-27.02.2019
+
Statische Analyse des Speicherbedarfs von SpartanMC-Programmen
C/C++ Java Software Praktisch
Bearbeiter: Johannes Klöhn, Betreuer: Jakob Wenzel, Zeitraum: 11.04.2018-11.09.2018
+
Verbesserung der automatischen Parallelisierung in µStreams
Java
Bearbeiter: Jonas Diegelmann, Betreuer: Kris Heid, Zeitraum: 06.11.2017-06.04.2018

Master-Arbeiten

+
Automatische Detektion des längsten Pfades beliebiger CGRAs
Java Verilog Software
Bearbeiter: Christoph Spang, Betreuer: Dennis Wolf, Zeitraum: 19.11.2018-18.05.2019
+
Entwurf eines Tools zum Vergleich von CGRA Kompositionen
Java Software
Bearbeiter: Carsten Limberger, Betreuer: Dennis Wolf, Zeitraum: 25.10.2018-31.03.2019
+
Optimierung der CGRA Operatorbilbliothek
Java Verilog Hardware
Bearbeiter: Aljoscha Mazur, Betreuer: Dennis Wolf, Zeitraum: 01.11.2018-31.05.2019
+
Anbindung eines CGRAs an ein Host-System über PCIe
C/C++ Verilog Hardware Software Anspruchsvoll
Bearbeiter: Tim Burkert, Betreuer: Changgong Li, Zeitraum: 16.04.2018-15.10.2018
+
Anpassung eines CGRAs an machine-learning Anwendungen
Verilog Hardware
Bearbeiter: Marek Völker, Betreuer: Changgong Li, Zeitraum: 01.05.2018-31.10.2018

Projektseminare Bachelor

+
Variablenplatzierung in den PEs eines CGRAs
Java Software
Bearbeiter: Julian Clemens, Betreuer: Tajas Ruschke, Zeitraum: 01.09.2017-01.03.2018
+
Erweiterung des AMIDAR-Simulators um Multithreading
Java Software
Bearbeiter: Yannik Böttcher, Betreuer: Alexander Schwarz, Zeitraum: 29.10.2018-29.03.2019
+
Verbesserung des SpartanMC Cachesystems durch Distributed RAM
Verilog Hardware Praktisch
Bearbeiter: Jan Uhlig, Betreuer: Johanna Rohde, Zeitraum: 15.10.2018-30.04.2019

Projektseminare Master

  • Leider ist in dieser Kategorie im Moment nichts verfügbar

Hiwi-Job

  • Leider ist in dieser Kategorie im Moment nichts verfügbar

Legende

Gute Kenntnisse in C erforderlich
Gute Kenntnisse in Java erforderlich
Gute Kenntnisse in Verilog erforderlich
Gute Kenntnisse in VHDL erforderlich
Hardwareorientierte Arbeit
Softwareorientierte Arbeit
Praktische Arbeit
Theoretische Arbeit
In Englisch verfasste Arbeit wünschenswert
In Deutsch verfasste Arbeit wünschenswert
Zusätzliche HW/SW erforderlich
Anspruchsvolle Arbeit
Drucken | Impressum | Datenschutzerklärung | Sitemap | Suche | Kontakt
Zum SeitenanfangZum Seitenanfang