• H. Eveking, M. Schickel, M. Braun, M. Schweikert, V. Nimbler: Eigenschaftsbasierte Entwurfsmethodik für die Systemebene. edaForum07, 2007

• H. Eveking, M. Braun, M. Schickel, M. Schweikert, V. Nimbler: Multi-Level Assertion-Based Design. In Proc. of Formal Methods and Models for Codesign (MEMOCODE'2007) , IEEE Computer Society, 2007

• H. Eveking, M. Braun, V. Nimbler, M. Schickel: Zuverlässigkeitserhöhung mit funktionalen Monitoren. 1. GMM/GI/ITG-Fachtagung "Zuverlässigkeit und Entwurf", 2007

• H.Eveking, C.Blank, J.Levihn, M.Krieger: "Formale Verifikation Eingebetteter Syteme", Koorperationspartner in Forschung und Innovation, Technologie Transfer Netzwerk, Publication of the Hessian Ministry for Science and Art, Germany, 2002. <a href="t3://file?uid=334">Extended Abstract as PDF</a>

• H.Eveking, C.Blank, J.Levihn: "Korrekter Entwurf Eingebetter Systeme", Thema Forschung, Quarterly of the Darmstadt University of Technology, Germany, (1) 2002. <a href="mailto:blank@rs.tu-darmstadt.de?subject=Thema_Forschung_(1)2001">Paper as PDF</a>

• H. Eveking, H. Hinrichsen, and G. Ritter: <A HREF="http://www.rs.e-technik.tu-darmstadt.de/research/papers/date_99.ps">Automatic verification of scheduling results in high-level synthesis.</A> In <I>Proc. Design, Automation and Test in Europe Conference (DATE)</I>, 1999.

• H. Eveking, H. Hinrichsen, and G. Ritter: <A HREF="http://www.rs.e-technik.tu-darmstadt.de/research/reports/rep-6-1-98.ps">Formally correct construction of pipelined processors.</A> Technical Report 98-6-1, Darmstadt University of Technology, Dept. of Electrical and Computer Engineering, 1998.

• H. Eveking and S. H&ouml;reth, "Optimization and Resynthesis of Complex Data-Paths", in <i>30th Design Automation Conference</i>, pp.&nbsp;637-641, Dallas, Texas, 1993.

• H. Eveking and S. H&ouml;reth , "Optimierung und Resynthese komplexer Datenpfade", in <i>ITG Fachbericht 122, Rechnergest&uuml;tzter Entwurf und Architektur mikroelektronischer Systeme</i>, S. 115-124, 1992.